Широке розповсюдження радіоелектронних пристроїв із застосуванням цифрової обробки сигналів обумовлює підвищений інтерес до питань діагностування їх технічного стану. Одним з різновидів діагностування цифрових вузлів і блоків є тестове діагностування, застосування якого на етапі проектування і виготовлення цифрових вузлів дозволяє визначити правильність їх функціонування і здійснити процедуру пошуку несправностей.
При розробці тестової діагностики виникає складність у визначенні еталонних реакцій при тестуванні існуючих схем, у визначенні оптимального числа контрольних точок для зняття вихідної реакції цифрової схеми, що діагностується.
Це можна зробити:
- створюючи прототип цифрового пристрою, що розробляється, і проводячи його діагностику апаратурними методами
- здійснюючи моделювання на ЕОМ як цифрового пристрою, так і процесу діагностики.
Найбільш раціональним є другий підхід, який припускає створення автоматизованих систем діагностики, що дозволяють проводити діагностику цифрових схем на стадії проектування і здатних вирішувати наступні завдання:
1) Проводити логічне моделювання цифрових схем за допомогою ЕОМ. Мета логічного моделювання полягає в тому, щоб виконати функцію проектованої схеми без її фізичної реалізації. Перевірка на правильність моделювання може бути різною залежно від рівня представлення цифрової схеми в ЕОМ. Якщо, наприклад, здійснюється перевірка тільки значень логічної функції на виході схеми, то досить представити схему на рівні логічних елементів. Для того, щоб перевірити стани сигналів в схемі, необхідно точно описати затримки спрацьовування всіх елементів в умовах синхронізації.
2) Моделювання несправностей. Завдання виявлення несправностей в цифрових схемах полягає в тому, щоб визначити, чи володіє цифрова схема необхідною поведінкою. Для вирішення цього завдання необхідно, перш за все, встановити модель цифрової схеми як об’єкту контролю, потім метод виявлення несправностей і, нарешті, модель несправностей. З погляду особливостей поведінки цифрових схем їх можна розділити на комбінаційні і послідовні. Відносно виявлення несправностей комбінаційні схеми є порівняно простою моделлю. Послідовні схеми відносно поведінки характеризуються наявністю внутрішніх контурів зворотного зв’язку, тому виявлення несправностей в них в загальному випадку надзвичайно ускладнене.
3) Моделювання процесу тестової діагностики. Класична стратегія тестування цифрових схем заснована на формуванні тестових послідовностей, що дозволяють виявляти задану безліч їх несправностей. Для реалізації генератора тестової послідовності бажано використовувати прості методи, що дозволяють уникнути складної процедури їх синтезу. До них відносяться наступні алгоритми:
а) Формування всіляких вхідних тестових наборів, тобто повного перебору двійкових комбінацій. В результаті застосування подібного алгоритму генеруються счетчиковиє послідовності;
б) формування випадкових тестових наборів з необхідною вірогідністю одиничного і нульового символів по кожному входу цифрової схеми;
в) формування псевдовипадкових тестових послідовностей;
Основною властивістю поширених алгоритмів формування тестових послідовностей є те, що в результаті їх застосування відтворюються послідовності дуже великої довжини. Тому на виходах цифрової схеми, що перевіряється, формуються її реакції, що мають ту ж довжину. Природно виникають проблеми їх запам’ятовування і зберігання. Простим рішенням, що дозволяє значно скоротити об’єм інформації, що зберігається, про еталонні вихідні реакції, є отримання інтегральних оцінок, що мають меншу розмірність. Для цього використовуються алгоритми стиснення інформації. Для того, щоб застосовувати метод компактного стиснення тестування, необхідно раціонально вибирати алгоритм формування тестових послідовностей і метод стиснення інформації. Для діагностики будь-якої комбінаційної схеми особливий інтерес представляє сигнатурний аналізатор, в основі побудови якого лежить алгоритм стиснення інформації – сигнатурний аналіз.
4) Аналіз методів оцінки ефективності компактного тестування. Побудова складних цифрових пристроїв вимагає підвищеної уваги до компактних методів тестування для кожного конкретного застосування. Тому виникає необхідність в оцінці ефективності того або іншого методу компактного тестування.
Логічний аналізатор
Під час пошуку складних несправностей в дискретних пристроях виникає необхідність одночасного спостереження декількох сигналів поведінки схеми (одноразових і аперіодичних).
Такі можливості надає логічний аналізатор – прилад для збору і аналізу даних про реальні умови роботи дискретних пристроїв.
Логічний аналізатор (ЛА) є комбінацією багатоканального реєстратора двійкових сигналів, побудованого на базі швидкодіючого ЗП (запам’ятовуючий пристрій) з розвиненою системою управління процесом запису даних, і екранного пульта-дисплея, що відображає записану в ЗП інформацію у формі, що є зручною для аналізу.
Структурна схема логічного аналізатора приведена на мал.
Розрізняють два типи логічних аналізаторів:
|
аналізатори логічних станів |
аналізатори часових діаграм |
Аналізатори логічних станів фіксують стани контрольних точок схеми під час тактових сигналів, що задаються пристроєм, і записують процес зміни станів синхронно з його роботою.
Аналізатори часових діаграм фіксують стани контрольних точок схеми в моменти часу, які задаються незалежно працюючим тактовим внутрішнім генератором аналізатора.
Стани контрольних крапок фіксуються в дискретні моменти часу (при подачі тактових сигналів) в двійковій формі: 0 – за відсутності сигналу, 1 – при його наявності.
Логічні аналізатори мають 2-а основних режима:
1. реєстрації;
2. відображення.
Реєстрація – процес запису стану сигналів, що поступають по вхідних каналах аналізатора, в пристрій для запам’ятовування. Реєстрація починається по сигналу запуску реєстрації.
[який може бути або зовнішнім сигналом, або кодовим словом, або послідовністю кодових слів.]
Відображення – процес індикації на екрані електронно-променевої трубки тимчасових діаграм або логічних станів, записаних в ЗУ в процесі реєстрації.
[Для установки режиму, способу запуску реєстрації, способу відображення, а також кодових слів запуску реєстрації на панелі управління є перемикачі і гнізда для підключення зовнішніх сигналів.
Оскільки в режимі реєстрації процес запису сигналів в ЗП ЛА йде відповідно до вибраної тактової частоти, сигнали, які в часі коротше за тактовий період і з’являються після тактового сигналу, не будуть записані, хоча і можуть викликати неясну зміну станів асинхронної логіки. Для виявлення подібної ситуації деякі ЛА мають режим фіксації перешкод. Цей режим не дозволяє зміряти ширину короткого сигналу, проте указує на його наявність і тимчасове положення.
Відмінність відображення тимчасових діаграм, записаних в режимі реєстрації і фіксації, показана на мал. 17.5.]
Основними характеристиками ЛА є:
- 1. число каналів одночасної реєстрації станів сигналів;
- 2. рівні вхідних логічних сигналів;
- 3. глибина реєстрації, тобто максимальна кількість інформації, що запам’ятовується по одному каналу;
- 4. максимальна частота реєстрації, що визначає мінімальний інтервал часу між двома послідовними відліками станів вхідних сигналів.
Глибина реєстрації визначається ємкістю ЗП, а максимальна частота реєстрації – швидкодією ЗП аналізатора.
Процес реєстрації і ЛА може бути початий при появі на входах:
- спеціально заданого зовнішнього сигналу;
- заданої кодової комбінації (слово стану) сигналів;
- заданной послідовності кодових комбінацій.
Існують наступні способи запуску реєстрації:
|
прямий |
затриманий |
з попередньою установкою |
При прямому запуску сигнал запуску відразу включає процес реєстрації, а при затриманому – через певний час, що задається числом тактів затримки. При запуску з попередньою установкою аналізатор реєструє стани в контрольних точках пристрою, що діагностується, незалежно від сигналу запуску і дозволяє зберегти і видати на відображення дані, які були записані за Nтактів до появи сигналу і М – N тактів після нього, де М – максимальна глибина реєстрації по одному каналу. Попередня установка може мати значення в межах 1 <=N<=М.
Інформація ЗП аналізатора може бути виведена на екран у формі логічних часових діаграм, логічних таблиць або графічного зображення.
У режимі відображення логічних часових діаграм аналізатор функціонує як багатоканальний цифровий осцилограф та відображає двійкові сигнали станів (мал. 17.6, а).
[Для полегшення аналізу записаній інформації і зіставлення сигналів, прийнятих по різних каналах, на екран індикатора виводяться допоміжні покажчики – курсори у вигляді вертикальної лінії, яка може переміщатися по вказівці оператора уздовж горизонтальних осей.]
Курсори дають можливість виділити частину часової діаграми, що цікавить, і розтягнути її в часі для детальнішого аналізу.
У режимі відображення логічних таблиць інформація відображається в двійковому, вісімковому, шістнадцятиричному або алфавітний – цифровому коді (мал. 17.6, б).
У графічному режимі відображення кожне із записаних слів станів відображається на екрані ЕЛТ у вигляді крапки, координати якої визначаються розрядами слова стану.
[Для правильних вимірювань велике значення має така характеристика ЛА, як максимальна частота реєстрації [11]. Від неї залежить помилка вимірювань. Так, наприклад, при вимірюванні сигналу тривалістю 80 нс (мал. 17.7) на тактовій частоті 20 Мгц погрішності вимірювання тривалості і фази складають 30 і 43 нс відповідно, а на частоті 100 Мгц – 0 і 3 нс.
Таким чином, для точнішого вимірювання потрібна вища тактова частота реєстрації. На практиці
хороші результати виходять при десятиразовому перевищенні частоти реєстрації мінімального періоду спостережуваних сигналів. Цю обставину має велике значення, коли ЛА використовується для пошуку несправностей в мікропроцесорних системах. Навіть при роботі з мікропроцесорними пристроями з тактовою частотою 1-4мгц (наприклад, 580ік80а) бажано мати ЛА з тактовою частотою реєстрації 50-100 Мгц, оскільки мінімальна ширина синхроімпульса може бути рівна 80 нс.
Для наладки ЕОМ на ЭСЛ-схемах від ЛА потрібна більш-висока тактова частота (200-500 Мгц), оскільки час циклу таких ЕОМ складає 40-80 нс, а тривалість синхросигналов 15-25 нс.]
Використана література до лекції 18: [3] – c. 143-148
Домашня робота: С.р. № 13 «Сучасні вимірювачі потужності». [5] – c. 78-80